Санкт-Петербургский государственный университет

Кафедра системного программирования

Подсистема обнаружения сигналов с цифровой модуляцией, реализованная на ПЛИС

Никита Михайлович Фаст, группа 24.М41-мм

Научный руководитель: д.т.н. Д.В. Кознов, профессор кафедры системного программирования

Консультант: А.С. Кривоногов, начальник отдела программирования АО «Концерн ГРАНИТ»

Санкт-Петербург
2026

Введение

- Обнаружение полезного сигнала (определение времени начала и частотного сдвига) — неотъемлемая часть любой системы связи (4G/5G, DMR) и радиолокации
- Корреляционное обнаружение является оптимальным для каналов с АБГШ
- Наличие шумов, неидеальности аппаратуры и эффектов многолучевого распространения не только затрудняет корреляционное обнаружение, но и требует дополнительных вычислений для компенсации искажений. Это делает алгоритм вычислительно трудоёмким, а его реализацию — нетривиальной, требующей высокой производительности
- Требуется разработать соответствующий обнаружитель на ПЛИС, входящей в состав устройства Pluto SDR+

Постановка задачи

Целью работы является разработка подсистемы для устройства Pluto SDR+, осуществляющей эффективную реализацию на уровне регистровых передач алгоритма обнаружения сигналов с цифровой модуляцией на ПЛИС с использованием языка программирования VHDL и апробацией на устройстве. Для достижения данной цели были поставлены следующие задачи

1. Выполнить обзор существующих и доступных алгоритмов обнаружения цифровых сигналов на ПЛИС, а также проблематики их реализации на ПЛИС. Выбрать подходящий алгоритм
2. Спроектировать архитектуру ПЛИС-обнаружителя с учетом дальнейшей интеграцию в устройство Pluto SDR+
3. Реализовать обнаружитель на языке VHDL
4. Выполнить тестирование и апробацию полученного решения

Обзор корреляционного обнаружение сигналов

Обнаружение сигнала выполняется путём вычисления взаимной корреляции между принятым сигналом и известной преамбулой

$$R_{xy}(k) = \sum_{n=0}^{N-1} x(n)\, y^*(n-k)$$

- наличие сигнала определяется по появлению корреляционного пика
- решение принимается по правилу

$$\max_k |R_{xy}(k)| \underset{H_0}{\overset{H_1}{\gtrless}} \gamma$$

- корреляционный обнаружитель оптимален для канала с аддитивным белым гауссовским шумом
- частотное рассогласование Δf снижает амплитуду корреляционного пика; характеристики обнаружителя зависят от длины преамбулы

Обзор существующих решений

В ходе литературного обзора не было найдено открытых реализаций IP-ядер корреляционного обнаружителя сигналов для ПЛИС. Это может объясняться следующими причинами:

- IP-ядра обладают высокой коммерческой ценностью, поскольку могут использоваться при разработке серийных интегральных схем
- поэтому большинство промышленных IP-ядер распространяется на проприетарной основе
- доступные открытые IP-ядра, как правило, реализуют базовые интерфейсы и периферийные блоки
- реализация IP-ядер часто зависит от архитектуры конкретного семейства ПЛИС

Используемые технологии

- В качестве аппаратной платформы выбрано устройство **Pluto SDR+**, представляющее собой программно определяемую радиосистему (SDR), сочетающую радиочастотный тракт и вычислительные ресурсы ПЛИС
- Основные компоненты платформы:
  - система на кристалле **AMD Zynq-7000 SoC**
  - приемо-передатчик **AD9363**
- Для разработки под ПЛИС используется **Vivado Design Suite**; разработка программного обеспечения для процессорной подсистемы выполняется в **AMD Vitis**
- Реализация обнаружителя выполнена на языке описания аппаратуры **VHDL**.

Общая архитектура системы

Разработка выполняется для платформы **PlutoSDR+**, построенной на базе **SoC (ARM + FPGA)** и приемо-передатчик **AD9363**

- Используется открытая HDL-прошивка от Analog Devices[1]
- Процессорная система (ARM) выполняет:
  - инициализацию периферии
  - конфигурирование AD9363 (SPI)
  - запуск передачи данных через DMA
- Отсчёты АЦП поступают в ПЛИС для обработки

Место ПЛИС-обнаружителя в системе:
AD9363 → интерфейс ПЛИС → **обнаружитель** → *DMA* → *DDR*

- обработка входных данных выполняется непосредственно в цифровом тракте ПЛИС
- передача промежуточных данных в процессорную систему не требуется

[1] https://github.com/analogdevicesinc/hdl/tree/main/projects/pluto

Архитектура ПЛИС-обнаружителя

Корреляция вычисляется в частотной области с использованием БПФ и схемы overlap-save для непрерывной обработки входного потока. Для учета частотного рассогласования используются несколько заранее вычисленных спектров преамбулы (частотных гипотез)



Тестирование и апробация

- RTL-моделирование обнаружителя выполнено в Vivado с использованием тестового сигнала, содержащего три преамбулы и искусственную частотную ошибку



Результаты

В ходе работы были достигнуты следующие результаты.

1. Выполнен обзор существующих алгоритмов обнаружения цифровых сигналов и особенностей их реализации на ПЛИС. По результатам анализа выбран корреляционный метод, реализуемый с использованием быстрого преобразования Фурье
2. Спроектирована архитектура ПЛИС-обнаружителя, предназначенная для интеграции в устройство Pluto SDR+ и обеспечивающая вычисление взаимнокорреляционной функции входного сигнала с эталонной преамбулой для набора частотных гипотез
3. Реализован обнаружитель на языке VHDL, интегрированный в HDL-прошивку устройства Pluto SDR+ и использующий интерфейс AXI4-Stream для потоковой обработки данных
4. Выполнено тестирование подсистемы средствами RTL-моделирования в среде Vivado; подтверждена корректность вычисления взаимнокорреляционной функции и работоспособность решения